geoffrey/cdf2018-principal
geoffrey/cdf2018-principal
1
0
Fork 0
mirror of https://github.com/RobotechLille/cdf2018-principal synced 2024-12-22 05:30:37 +01:00
Code Issues Releases Wiki Activity
cdf2018-principal/fpga
History
Geoffrey Frogeye 39154e4f5e FPGA: Ajout de simulations
2018-02-25 17:54:22 +01:00
..
uart@ba6d1c3a7a Commit initial 2018-02-07 17:57:01 +01:00
.gitignore Commit initial 2018-02-07 17:57:01 +01:00
debug.ucf Communication du FPGA : Ajout des bases 2018-02-21 16:58:43 +01:00
generateConstants.sh FPGA: Ajout de simulations 2018-02-25 17:54:22 +01:00
hcSr04.vhd Commit initial 2018-02-07 17:57:01 +01:00
hcSr04Fulldiv.vhd Commit initial 2018-02-07 17:57:01 +01:00
hedm.vhd FPGA: Ajout de simulations 2018-02-25 17:54:22 +01:00
hedm_tb.gtkw FPGA: Ajout de simulations 2018-02-25 17:54:22 +01:00
hedm_tb.vhd FPGA: Ajout de simulations 2018-02-25 17:54:22 +01:00
Makefile FPGA: Ajout de simulations 2018-02-25 17:54:22 +01:00
mercury.ucf Commit initial 2018-02-07 17:57:01 +01:00
Principal.vhd Communication du FPGA : Ajout des bases 2018-02-21 16:58:43 +01:00
project.cfg Communication du FPGA : Ajout des bases 2018-02-21 16:58:43 +01:00
README.md Commit initial 2018-02-07 17:57:01 +01:00
sevenseg.vhd Communication du FPGA : Ajout des bases 2018-02-21 16:58:43 +01:00
uart.vhd Commit initial 2018-02-07 17:57:01 +01:00

README.md

Programme pour le FPGA

Convention : les fichiers .vhd commençant par une minuscule sont des modules, ceux commençant par une majuscule peuvent être utilisés en top-level.