1
0
Fork 0
mirror of https://github.com/RobotechLille/cdf2018-principal synced 2024-12-23 14:10:37 +01:00
cdf2018-principal/fpga
2018-03-02 15:01:48 +01:00
..
uart@ba6d1c3a7a Commit initial 2018-02-07 17:57:01 +01:00
.gitignore Commit initial 2018-02-07 17:57:01 +01:00
communication.vhd FPGA : Pipelinage du module de communication 2018-02-28 16:00:12 +01:00
communication_tb.gtkw FPGA : Pipelinage du module de communication 2018-02-28 16:00:12 +01:00
communication_tb.vhd FPGA : Pipelinage du module de communication 2018-02-28 16:00:12 +01:00
fir.vhd FPGA : Filtre 2018-02-28 12:50:15 +01:00
fir_tb.gtkw FPGA : Pipelinage du module de communication 2018-02-28 16:00:12 +01:00
fir_tb.vhd FPGA : Filtre 2018-02-28 12:50:15 +01:00
generateConstants.sh FPGA: Ajout de simulations 2018-02-25 17:54:22 +01:00
hcsr04.vhd FPGA : HCSR04 et améliorations 2018-02-27 19:33:58 +01:00
hcsr04_tb.gtkw FPGA : HCSR04 et améliorations 2018-02-27 19:33:58 +01:00
hcsr04_tb.vhd FPGA : HCSR04 et améliorations 2018-02-27 19:33:58 +01:00
hedm.vhd FPGA : Suppression délai inutile encodeurs 2018-03-02 15:01:48 +01:00
hedm_tb.gtkw FPGA : Gestion des encodeurs 2018-02-27 10:41:33 +01:00
hedm_tb.vhd FPGA : Suppression délai inutile encodeurs 2018-03-02 15:01:48 +01:00
Makefile FPGA : Pipelinage du module de communication 2018-02-28 16:00:12 +01:00
principal.ucf FPGA : HCSR04 et améliorations 2018-02-27 19:33:58 +01:00
Principal.vhd FPGA : Filtre 2018-02-28 12:50:15 +01:00
Principal_tb.gtkw FPGA : HCSR04 et améliorations 2018-02-27 19:33:58 +01:00
Principal_tb.vhd FPGA : HCSR04 et améliorations 2018-02-27 19:33:58 +01:00
project.cfg FPGA : Filtre 2018-02-28 12:50:15 +01:00
README.md Commit initial 2018-02-07 17:57:01 +01:00
uart.vhd Commit initial 2018-02-07 17:57:01 +01:00

Programme pour le FPGA

Convention : les fichiers .vhd commençant par une minuscule sont des modules, ceux commençant par une majuscule peuvent être utilisés en top-level.